一种高速时钟电路的动态延时补偿电路.pdfVIP

下载本文档

4
0
约9.05千字
约 9页
2023-06-08 发布于四川
举报
版权申诉

一种高速时钟电路的动态延时补偿电路.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明属于数字时钟电路技术领域，公开了一种高速时钟电路的动态延时补偿电路，包括：锁相环、粗计数器、第一细采样电路、三个同步模块以及输出选择模块；锁相环电路分别向粗计数器和第一细采样电路输出整体时钟信号和相位信号；粗计数器分别向三个同步模块输出粗计数器值；第一细采样电路生成细编码值并将细编码值以及经过延时DB和两次延时DB分别得到三路细计数器值；三个同步模块分别与第一细采样电路相连对应接收三路细计数器值并分别与粗计数器值同步而后生成三路同步信号值；输出选择模块基于预设的选取规则选取一路同步信号值输

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112886952 A (43)申请公布日 2021.06.01 (21)申请号 202110043559.2 (22)申请日 2021.01.13 (71)申请人中国科学院微电子研究所