使用VHDL语言进行的100MHZ数字频率计的设计.docxVIP

《电气工程及其自动化 EDA 课程设计》课程设计报告 \ 题 目： 数字频率计的设计院 （系）： 机电与自动化学院 专业班级： 电气工程及其自动化 学生姓名： XXX 学 号： 2011XXXXXXX 指导教师： XXX 】 2014 年 1 月 6 日至 2014 年 1 月 10 日 # 华中科技大学武昌分校 《电气工程及其自动化 EDA 课程设计》设计任务书 一、设计题目 数字频率计的设计 二、设计主要内容 设计目的： ， 巩固和加深对《EDA 技术及应用》及《数字电子技术》基本知识的理解， 提高学生综合运用本课程所学知识的能力； 培养学生根据课题需要选学参考书籍、查阅手册、图表和文献资料的自学能力；通过独立思考，深入钻研有关问题，学会自己分析解决问题的方法； 以学生的动手为主要内容，培养学生系统软、硬件设计、调试的基本思路、方法和技巧，并能熟练使用集成软件 QuartusⅡ进行有关电路设计与分析； 掌握 FPGA 器件的正确使用方法，提高学生动手能力，能在教师指导下， 完成课程任务； 培养严肃认真的工作作风和科学态度。通过课程设计实践，帮助学生逐步建立正确的生产观念、工程观念和全局观点。 设计内容： ８位频率计输入端分别为：系统基准时钟 100MHZ（CLK）、被测信号输入 （Fx）；及输出端为（DOUT），皆采用 BCD 码计数方式； 可测量范围从 1Hz 到 Hz；