原创力文档- 1
- 0
- 约1.56万字
- 约 16页
- 2023-06-11 发布于四川
- 举报
本发明涉及一种混合信号乘法器，其仅包括有二进制数处理模块、可配置1bit加法矩阵模块、可配置1bit乘加矩阵模块和可配置延时模块4个部件，结构较为简单。且通过以上部件设计形成的混合信号乘法器具有两个输入一个输出。其中，一个输入为1bit数据流，另一个输入为量化位宽后的二进制数，输出为一个1bit数据流，这就能够对输入的混合信号进行处理。进一步，因所提供的混合信号乘法器可以将混合输入信号最终转换为1bit的运算结果进行输出，以能够减少整个乘法器运算过程所占用的空间，提高运算效率。
(19)中华人民共和国国家知识产权局
(12)发明专利
(10)授权公告号 CN 113010146 B
(45)授权公告日 2022.02.11
(21)申请号 202110245758.1 US 2006031278 A1,2006.02.09
(
文档评论（0）