一种堆叠半导体器件封装结构及其制备方法.pdfVIP

下载本文档

1
0
约1.65万字
约 17页
2023-06-14 发布于四川
举报
版权申诉

一种堆叠半导体器件封装结构及其制备方法.pdf

1、本文档共17页，其中可免费阅读16页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了一种堆叠半导体器件封装结构及其制备方法。堆叠半导体器件封装结构包括：基板；层叠设置于基板上的n个芯片，第一个芯片与基板的距离最小，距离基板越近，芯片的尺寸越大；第k个芯片远离基板的表面以及靠近基板的表面均设置有连接部，第k个芯片通过靠近基板表面的连接部连接第k‑1个芯片；其中，2≤k≤n，k和n均为正整数；导电连接体，导电连接体设置基板上，并位于芯片的周围；塑封体，塑封体塑封各芯片和导电连接体，并暴露出导电连接体和第n个芯片远离基板表面的连接部；重布线层，连接暴露出的导电连接体和暴露

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113140550 A (43)申请公布日 2021.07.20 (21)申请号 202110564451.8 (22)申请日 2021.05.24 (71)申请人湖南