一种可优化功耗的纳米CMOS电路容错映射方法.pdfVIP

下载本文档

0
0
约2.55万字
约 17页
2023-06-21 发布于四川
举报
版权申诉

一种可优化功耗的纳米CMOS电路容错映射方法.pdf

1、本文档共17页，其中可免费阅读16页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了一种可优化功耗的纳米CMOS电路容错映射方法，针对纳米CMOS电路的缺陷增加电路功耗的问题，本发明方法首先利用打包技术将常连等级较高的常连单元及其常连输出打包为单元包，并选择关联节点生成一定数量的节点包；然后利用遗传算法完成电路容错映射，通过特定的基因编码方式和交叉、变异操作保证单元包与节点包一对一匹配映射，以降低容错复杂度，并将功耗优化约束吸收到适值函数中对映射解的功耗进行优化。本发明方法可以有效降低电路容错复杂度，在快速消除缺陷对映射电路逻辑功能的影响的基础上，实现映射电路的功耗

(19)国家知识产权局 (12)发明专利 (10)授权公告号 CN 113343614 B (45)授权公告日 2022.05.17 (21)申请号 202110514175.4 WO 2017024017 A1,2017.02.09 (2

您可能关注的文档

文档评论（0）

知识产权出版社 + 关注: 官方认证

文档贡献者

知识产权出版社有限责任公司（原名专利文献出版社）成立于1980年8月，由国家知识产权局主管、主办。长期以来，知识产权出版社非常重视专利数据资源的建设工作，经过多年来的积累，已经收藏了数以亿计的中外专利数据资源。

咨询Ta 进入空间

认证主体北京中献电子技术开发有限公司

IP属地四川

统一社会信用代码/组织机构代码: 91110108102011667U

1亿VIP精品文档

更多 >

一种可优化功耗的纳米CMOS电路容错映射方法.pdfVIP