可编程逻辑设计指导原则.pptxVIP

可编程逻辑设计指导原则第1页/共66页第2页/共66页概要面积和速度的平衡与互换原则面积优化速度优化硬件原则系统原则同步设计原则异步电路和同步电路比较同步设计的注意事项Altera推荐的代码风格第3页/共66页面积和速度的平衡与互换原则面积：指一个设计所消耗FPGA/CPLD的逻辑资源数量。速度：指设计在芯片上稳定运行时所能达到的最高频率。面积和速度是一对对立统一的矛盾体。要求一个设计同时具备面积最小、速度最高是不现实的。科学的设计目标应该是：在满足时序要求的前提下，占用最小的芯片面积。或者：在所规定的面积下，使设计的时序余量更大。面积和速度要求冲突时，采用速度优先的原则。第4页/共66页面积优化模块复用串行化第5页/共66页模块复用如果同样结构的模块需要被重复调用，且该模块占用资源很多，如多位乘法器、快速进位加法器等，可通过选择、复用的方式共享该模块。第6页/共66页串行化把原来耗用资源巨大、单时钟周期内完成的并行执行逻辑块分割开来，提取相同的逻辑模块（一般为组合逻辑模块），在时间上复用该逻辑模块，用多个时钟周期完成相同的功能，代价是工作速度大为减低。第7页/共66页串行化例：设计乘法累计器 yout=a0*b0+a1*b1+a2*b2+a3*b3采用并行逻辑设计，需4个8位乘法器和1个4输入16位加法器，共耗用576个LC。第8页/共66页串行化采用并行逻辑设计，需4个8位乘法