一种多层次网表划分驱动的三维电路布局方法.pdfVIP

下载本文档

9
0
约1.38万字
约 11页
2023-07-08 发布于四川
举报
版权申诉

一种多层次网表划分驱动的三维电路布局方法.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了一种多层次网表划分驱动的三维电路布局方法，包括以下步骤：步骤S1：根据给定的网表，采用紧凑2D全局布局来为芯片中的所有单元找到期望的位置，步骤S2：基于单元的位置，进一步采用密度驱动的多层次网表划分模型，将网表中单元分配到芯片的多个层上，步骤S3：固定其余层上单元，依次对每层单元做全局布局，步骤S4：执行多层单元并行快速合法化方法将每层单元合法化，步骤S5：根据单元位置信息确定层间通孔最优位置并使其合法化，本发明可以快速进行网表划分并得到高质量的三维布局结果，有效减小线长并缩短设计周

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116402001 A (43)申请公布日 2023.07.07 (21)申请号 202310317511.5 (22)申请日 2023.03.29 (71)申请人东南大学地址 210000