西安交通大学《数字逻辑电路》期末考试拓展学习(六)5.pdfVIP

下载本文档

1
0
约小于1千字
约 2页
2023-07-13 发布于中国
举报
版权申诉

西安交通大学《数字逻辑电路》期末考试拓展学习(六)5.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

良辰美景奈何天，便赏心乐事谁家院。则为你如花美眷，似水流年。——《汤显祖》西交《数字逻辑电路》（六）第六章异步时序电路的分析和设计 1. 设触发器的原始状态为 0，在图所示的 CP、J、K 输入信号激励下，试分别画出 TTL 主从型 JK 触发器和 CMOS JK 触发器输出 Q 的波形。解波形如图所示。（注意TTL 型 JK 触发器是 CP 脉冲下降沿触发，而 CMOS 型 JK 触发器是 CP 脉冲上升沿触发。） T C 2. 设 D 触发器原状态为 0 态，试画出在图所示的 CP、D 输入波形激励下的输出波形。人不知而不愠，不亦君子乎？——《论语》良辰美景奈何天，便赏心乐事谁家院。则为你如花美眷，似水流年。——《汤显祖》解波形如图所示。 3.已知时钟脉冲CP 的波形如书中图所示，试分别画出图中各触发器输出端Q 的波形。设它们的初始状态均为 0。指出哪个具有计数功能。 (a) (b) (d) (e) 解（a）～（d）中没有与外电路相连接的J、K 端，处于置空状态，相当于接高电平。（a）首先J  1，K  Q  1，触发器在第一个CP 脉冲下降沿翻转，Q  1 ，Q  0 。此后志不强者智不达，言不信者行不果。——墨翟