2023年江西理工大学软件工程专业《计算机组成原理》科目期末试卷B（有答案）.docxVIP

2023年江西理工大学软件工程专业《计算机组成原理》科目期末试卷B（有答案） 一、选择题 1、存储器采用部分译码法片选时，（ ）。 A.不需要地址译码器 B.不能充分利用存储器空间 C.会产生地址重叠 D.CPU的地址线全参与译码 2、某一计算机采用主存Cache存储层次结构，主存容量有8个块，Cache容量有4个块，采取直接映射方式。若主存块地址流为0，1，2，5，4，6，4，7，1，2，4，1，3，7，2，一开始Cache为空，此期间Cache的命中率为（ ）。 A.13.3% B.20% C.26.7% D.33.3% 3、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPl和执行两种不同序列所含的三类指令条数见下表。则以下结论错误的是（）。 I.序列一比序列二少l条指令 Ⅱ.序列一比序列二的执行速度快 Ⅲ.序列一的总时钟周期数比序列二多1个 Ⅳ.序列一的CPI比序列二的CPI大 A.I、ll B.1、Ⅲ C. ll、1V D.Ⅱ 4、在计算机系统中，表明系统运行状态的部件是（ ）。 A.程序计数器 B.指令寄存器 C.程序状态字 D.累加寄存器 5、计算机硬件能够直接执行的是（ ）。 1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入 A.仅I B.仅I、Ⅱ C.仅I、Ⅲ D. I、Ⅱ 、Ⅲ 6、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（ ）。 A.132MB/s B.264MB/s C.528MB/s D.1056MB/s 7、下列关于同步总线的说法中，正确的有（ ）。 I.同步总线一般按最慢的部件来设置公共时钟 II.同步总线一般不能很长 III.同步总线一般采用应答方式进行通信 IV.通常，CPU内部总线、处理器总线等采用同步总线 A. I，II B. I，II，IV C.III，IV D.II，III，IV 8、微指令大体可分为两类：水平型微指令和垂直型微指令。下列几项中，不符合水平型微指令特点的是（ ）。 A.执行速度快 B.并行度较低 C.更多地体现了控制器的硬件细节 D.微指令长度较长 9、某指令格式如下所示。 OP M I D 其中M为寻址方式，I为变址寄存器编号，D为形式地址。若采用先变址后间址的寻址方式，则操作数的有效地址是（）。 A.I+D B.（I）+D C. (（I）+D) D.（（I））+D 10、各种外部设备均通过（ ）电路，才能连接到系统总线上。 A.外设 B.内存 C.中断 D.接口 11、下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（ ）。 A.PCI B.USB C.AGP D.PCI-Express 12、在补码一位乘中，若判断位YnYn+1=01，则应执行的操作为（ ）。 A.原部分积加[-x]补，然后右移一位 B.原部分积加[x] 补，然后右移一位 C.原部分积加[-x] 补，然后左移一位 D.原部分积加[x] 补，然后左移一位 13、下列编码中，能检测出所有长度小于或等于校验位（检测位）长度的突发错的校验码是（ ）。 A.循环冗余校验码 B.海明码 C.奇校验码 D.偶校验码 14、寄存器间接寻址方式中，操作数在（ ）中。 A.通用寄存器 B.堆栈 C.主存单元 D.指令本身 15、某机器采用16位单字长指令，采用定长操作码，地址码为5位，现已定义60条地址指令，那么单地址指令最多有（ ）条。 A.4 B.32 C.128 D.256 二、填空题 16、按IEEE754标准，一个浮点数由_______、_______、_______三个域组成。 17、寻址方式按操作数的物理位置不同，多使用________型和________型，前者比后者执行速度快。 18、DMA控制器访采用以下三种方法：________、________、________ 19、移码表示法主要用于表示浮点数的_______码，以利于比较两个_______数的大小和进行操作。 20、存储器和CPU连接时，要完成__