SJ_T 11703-2018数字微电子器件封装的串扰特性测试方法.pdf

ICS 31.200L 55SJ备案号：中华人民共和国电子行业标准SJ/T 11703—2018数字微电子器件封装的串扰特性测试方法Crosstalk test method for digital microelectronic device packages2018-02-09发布2018-04-01实施发布中华人民共和国工业和信息化部 中 SJ/T117032018前言本标准按照GB/T1.1一2009给出的规则起草。请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别这些专利的责任。本标准由全国集成电路标准化分技术委员会（SAC/TC78/SC2）归口。本标准主要起草单位：中国电子技术标准化研究院、中国电子科技集团公司第十三研究所、清华大学、中国电子科技集团公司第五十八研究所本标准主要起草人：王琪SEORDORMAIONAA7本标准为首次发布。RTECHNOLOGYNSSRDND国 SJ/T11703——2018数字微电子器件封装的串扰特性测试方法1范围本标准规定了在数字微电子器件封装引出端之间，测试宽带数字信号和噪声交叉耦合水平的方法。本标准适用于数字微电子器件封装。当驱动和负载阻抗已知时，适用于多种逻辑系列产品。2规范性引用文件AND INFOR下列文件对于本文件的心角是必不可可少的。凡是注日期的大件，仅注日期的版本适用于本文件。凡是不注日期的引用文做，最新版木（包括所有的修改单）适用ATION微电子器件试验方法和程序GJB 5483术语和定义及符号TECHNOLOGY下列术义及符号于本文件。L3.1术语和3.1.1串扰二封装导相绝缘的福3.1.2耦合电容coupling capacitance通过对在封装内的对传输线中一条传输线加载电荷脉冲的方式，测得多条传输线中与时间常数相关的有效耦合电容。S3.1.3RD噪声脉冲电压noise puse voltage在最小噪声脉冲宽度下，终收输线澳3.1.4峰值噪声电压peak noise voltage在接收输入线上测得的噪声脉冲电压的峰值。3.2符号3.2.1逻辑电平VoL(max)：输出低电平电压的最大值。VoH(min)：输出高电平电压的最小值。ViL(max)：输入低电平电压的最大值。VrH(min)：输入高电平电压的最小值。 SJ/T11703-20183.2.2噪声脉冲宽度tpL：在VIL(max)下测得的低电平噪声脉冲宽度。tpH：在ViH(min)下测得的高电平噪声脉冲宽度。3.2.3转换时间tH：上升时间。在输出端从低电平向高电平转换的状态下，输出端电压从高电平的10%上升到90%所经历的时间。tHL：下降时间。在输出端从高电平向低电平转换的状态下，输出端电压从高电平的90%下降到10%所经历的时间。3.2.4串扰参数C：耦合电容（见3.1.2）。VN：噪声脉冲电压（见3.1.3）。VNPK：峰值噪声电压（见3.1.4）。4 一般要求4.1测试环境除另有规定外，测试环境（温度、气压等）应符合GJB548的相关规定。4. 2 测试设备测量和试验设备应满足测量和试验的使用要求。仪器设备的基本要求规定如下：信号发生器：对于封装特性评估验证，所采用信号发生器的转换时间、VoH和VoL的准确度应在a)5%以内。信号发生器的标称特性源阻抗为502。b)宽带示波器：用于测试串扰脉冲的示波器所显示的上升时间应小于被测封装类型的器件上升时间的20%。推荐使用采样型示波器。c)低电容探针：示波器和被测单元间的界面应采用高阻抗、低电容的探针。除订购文件另有说明外，探针的最小阻抗应不低于10kQ，最大电容（Cp）应不超过5pF。负载电阻：测试所用的负载电阻（RL）应为低电感、低电容的片式电阻，且阻值偏差范围为d)土5%。对于单端接收器的负载，负载电阻值应在订购文件中予以说明，该电阻值应与实际使用的逻辑系列的负载阻抗水平相当。测试设备引起的测试误差应满足所测参数准确度的要求。e)5 特性测试5.1 耦合电容5. 1. 1 目的测试数字微电子器件封装引出端之间的耦合电容。5.1.2测试框图测试装置如图1所示，包括信号发生器、示波器、探针和负载RL。2 SJ/T11703—2018宽带示波器通道2通道1502片式电阻平面信号发生福图1耦合电容测试装置5.1.3测试条件测试期间，应规定以下测试条件：a)环境温度范围;b）驱动通道负载，单位为欧（Q）。5.1.4测试程序按图1构成测试装置。除另有规定外，使用一个502片式电阻作为驱动通道的负载。对于信号接收通道，使用订购文件中指定的负载总电阻值。在接收端连接到负载电阻之前，将探针连接到接收通道负载上，以检查测试装置的寄生交叉耦合。测试并记录观测到的峰值脉冲电压。该峰值脉冲读数必须小于与负载电阻相连引出端读数的50%，才能视为有效