原创力文档- 2
- 0
- 约2.26万字
- 约 16页
- 2023-08-23 发布于四川
- 举报
本发明涉及用于选择读取时钟信号的存储器控制器，包含时钟延迟发生器、一组触发器和控制电路，并且与处理器和存储器连接。时钟延迟发生器接收来自处理器的时钟信号，使时钟信号延迟一组延迟时间间隔，并且生成一组延迟的时钟信号。触发器接收来自存储器的测试图案和读取数据，基于延迟的时钟信号来采样测试图案和读取数据，并且生成一组采样的测试图案和一组采样的读取数据。控制电路识别出与测试图案相等的所采样的测试图案并且将相应的延迟的时钟信号识别为读取时钟信号，并且输出与(延迟的)读取时钟信号对应的所采样的读取数据。
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 107526697 A
(43)申请公布日
2017.12.29
(21)申请号 20161
文档评论（0）