MSP430系列寄存器详细分类及介绍要点.docx

PAGE PAGE 10 时钟模块 DCOCTL DCO控制寄存器 7 6 5 4 3 2 1 0 DCO.2 DCO.1 DCO.0 MOD.4 MOD.3 MOD.2 MOD.1 MOD.0 DCO.0-DCO.4 定义 8 种频率之一，可以分段调节 DCOCLK 频率，相邻两种频率相差10%。而频率由注入直流发生器的电流定义。 MOD.0-MOD.4 定义在 32 个 DCO 周期中插入的 Fdco+1 周期个数，而在下的 DCO 周期 中为 Fdco 周期，控制改换 DCO 和 DCO+1 选择的两种频率。如果 DCO 常数为7，表示 已经选择最高频率，此时不能利用 MOD.0-MOD.4 进行频率调整。 BCSCTL1 基本时钟系统控制寄存器 1 7 6 5 4 3 2 1 0 XT2OFF TXS DIVA.1 DIVA.0 XT5V Rsel.2 Resl.1 Resl.0 XT2OFF 控制 XT2 振荡器的开启与关闭。 TX2OFF=0，XT2 振荡器开启。 TX2OFF=1，TX2 振荡器关闭（默认为 TX2 关闭） XTS 控制 LFXT1 工作模式，选择需结合实际晶体振荡器连接情况。 XTS=0，LFXT1 工作在低频模式（默认。） XTS=1，LFXT1 工作在高频模式（必须连接有高频相应的高频时钟源。） DIVA.0 DIVA.1 控制 ACLK 分频。 不分频（默认） 2 分频 4 分频 8 分频 XT5V 此位设置为 0。 Resl1.0，Resl1.1，Resl1.2 三位控制某个内部电阻以决定标称频率。 Resl=0，选择最低的标称频率。 …….. Resl7=，选择最高的标称频率。 BCSCTL2 基本时钟系统控制寄存器 2 7 7 6 5 SELM.1 SELM.0 DIVM.1 4 DIVM.0 3 SELS 2 1 DIVS.1 DIVS.0 0 DCOR SELM.1 SELM.0 选择 MCLK时钟源 时钟源为 DCOCL（K默认） 时钟源为 DCOCLK 时钟源为 LFXT1CL（K 对于 MSP430F11/12）X，时钟源为 XT2CKL（对 于 MSP430F13/14/15/16X）； 时钟源为 LFTXTICLK。 DI VM.1 DIVM.0 选择 MCLK分频 1 分频（默认） 2 分频 4 分频 8 分频 SELS 选择 SMCLK时钟源 时钟源为 DCOCL（K默认） 时钟源为 LFXT1CL（K 对于 MSP430F11/12）X，时钟源为 XT2CKL（对 于 MSP430F13/14/15/16X）。 DI VS.1 DIVS.0 选择 SMCLK分频。 1 分频 2 分频 4 分频 4 8 分频 DCOR 选择 DCO电阻 内部电阻 外部电阻 PUC信号之后D，COCL被K 自动选择 MCLK时钟信号，根据需要M，CLK的时钟源可以另外设置为 LFXT1或者 XT2。设置顺序如下： 复位 OscOff 清除 OFIFG 延时等待至少 50us 再次检查 OFIFG，如果仍然置位，则重复[3] 、[4] 步骤，直到 OFIFG=0 为止。 IO 端口 MSP430的端口 器件 MSP430F11X MSP430F12X P1 √ √ P2 √ √ P3 √ P4 P5 P6 S COM MSP430F13/14/15/16 √ √ √ √ √ √ MSP430F4XX MSP430F20X MSP430F21X √ √ √ √ √ √ √ √ √ √ √ √ MSP430F22X √ √ √ √ MSP430端口功能 端口 端口 P1、P2 P3、P4、P5、P6 S、COM 功能 I/O 、中断功能、其他片内外设功能I/O 、其他片内外设功能 I/O 、驱动液晶 PxDIR 方向寄存器 7 6 5 4 3 2 1 0 P7DIR P6DIR P5DIR P4DIR P3DIR P2DIR P1DIR P0DIR 为输入模式 为输出模式 在 PUC后全都为复位，作为输入时，只能读；作为输出时，可读可定。 PxIN 输入寄存器 7 6 5 4 3 2 1 0 PxIN PxIN PxIN PxIN PxIN PxIN PxIN PxIN 输入寄存器是只读的，用户不能对它写入，只能读取其 IO 内容。此时引脚方向必须为输入。 PxOUT输出寄存器 7 6 5 4 3 2 1 0 P7OUT P6OUT P5OUT P4OUT P3OUT P2OUT P1OUT P1OUT 这是 IO 端口的输出缓冲器，在读取时输出缓存的内容与脚引方向定义无关。改变方向寄存器的内容，输出缓存的内容不受影响。 PxI FG中断标专寄存器 7 6 5