- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明涉及半导体技术和集成电路技术,尤其涉及一种新型围栅VFET理想开关结构及其工艺实现方式。本发明提出的新型围栅VFET理想开关采用纵向设计,器件四面环栅,且沟道区相对漏漂移区重掺杂的技术方案。本发明所要解决的关键技术问题是:在新结构中引入一种新的机制抑制DIBL效应,减小由短沟道效应引起的阈值电压漂移带来的影响,显著降低导通电阻,增加器件导通电流密度,消除寄生BJT效应。本专利优化了其工艺实现流程,器件沟道长度不再受到光刻精度的限制,沟道长度能够小于12nm,大幅缩小了器件的特征尺寸,降低了
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 116646389 A
(43)申请公布日 2023.08.25
(21)申请号 202310636823.2
(22)申请日 2023.05.31
(71)申请人 电子科技大学
地址 611731
文档评论(0)