原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明涉及集成电路领域，提供一种全加器、芯片及计算装置，其中全加器包括：反相器，用于对第一加数端输入的第一加数信号生成反相信号并提供给第一节点；异或电路用于基于反相信号，对第一加数信号和第二加数端输入的第二加数信号进行异或计算得到进位传播信号并提供给第二节点；同或电路用于在第一加数信号为高电平且第二加数信号为低电平的情况下，若进位输入信号为低电平，在同或信号和进位输入信号的控制下利用电源信号将和位输出信号上拉，若进位输入信号为高电平，将同或信号作为和位输出信号。可以避免在第一加数信号为高电平且第
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 116661731 A
(43)申请公布日 2023.08.29
(21)申请号 202310539075.6
(22)申请日 2023.05.12
(71)申请人 清华大学
地址 100084
文档评论（0）