原创力文档- 0
- 0
- 约9.12千字
- 约 7页
- 2023-09-06 发布于四川
- 举报
本发明公开了一种应用于全数字锁相环的小数误差估计电路，包括时间数字转换器及编码电路、周期平均模块、周期归一化模块、第一乘法器和求补电路；其中，所述时间数字转换器及编码电路、所述周期平均模块、所述周期归一化模块、所述第一乘法器和所述求补电路依次相连。本发明通过时间数字转换器及编码电路、周期平均模块、周期归一化模块、第一乘法器和求补电路实现了对全数字锁相环中小数相位误差的计算。本发明的主要优点是电路结构简单，可移植性强，设计灵活，成本较低。
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 116707523 A
(43)申请公布日 2023.09.05
(21)申请号 202310566405.0
(22)申请日 2023.05.19
(71)申请人 东南大学
地址 210096
文档评论（0）