触发器与时序逻辑电路课件.pptxVIP

触发器与时序逻辑电路* 7.1触发器触发器是构成时序逻辑电路的基本逻辑部件。? 它有两个稳定的状态：0状态和1状态；? 在不同的输入情况下，它可以被置成0状态或1状态；? 当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和 T ′触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。*信号输出端，Q=0、Q=1的状态称0状态，Q=1、 Q=0的状态称1状态，7.1.1RS触发器1、基本RS触发器(RS锁存器）电路组成和逻辑符号信号输入端，低电平有效。*工作原理010 1010*00 11011 010*00 111 01001不变1 111*00 111 0不变1 1？1100 0不定0*功能表基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器原来的状态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。*2、逻辑功能的描述（1）狀態转换真值表以Qn表示现態，Qn+1表示次態