争夺芯片业务不断缩小的物理冗余.docVIP

争夺芯片业务不断缩小的物理冗余 不断增加的密度和复杂性使得从设计到制造再到现场捕获和集成更多数据变得势在必行。 更小的工艺节点，加上不断寻求在设计中添加更多功能，迫使芯片制造商和系统公司选择那些仍能从不断缩小的技术冗余中获取一份的设计与制造团队。 过去，冗余主要在代工厂和设计团队之间分配，前者采用高度限制性的设计规则（RDR）以补偿新工艺技术的不确定性，后者在设计中加入额外的电路来确保可靠性。RDR为晶圆厂的各种工艺增加了冗余，使晶圆厂能够缓冲从畸形特征到工艺变化的一切——新工艺总是比成熟工艺更容易出现问题。对于设计团队来说，额外的电路可以在现场出现问题时提供故障转移。 但从finFET节点开始，仅仅在设计中增加冗余不再是一种选择。晶体管密度的增加和更细的连线，使得总系统冗余（代工厂和设计团队共同构建到芯片中的总和）开始影响性能和功耗。简而言之，信号通过细线和额外的电路传输更远的距离需要更多的能量，这降低了性能。因此，代工厂开始与EDA公司更密切地合作，通过更好的工具来减少保护带，尤其是越来越多地通过应用AI/ML和更详细的模拟，以及将这些工具与新工艺技术更紧密地集成。 其结果是，不同的团队争相游说，争取从设计到制造流程中所能获得的任何冗余。该冗余可以对冲异构集成的不确定性，也可以缓冲各种类型的噪声，以及晶体管密度增加引起的物理效应。它还改变了测试、计量和检查的插入点，特别是对于