一种通用型异步串口的FPGA实现方法.pdfVIP

下载本文档

2
0
约1.29万字
约 12页
2023-09-23 发布于四川
举报
版权申诉

一种通用型异步串口的FPGA实现方法.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明提供了一种通用型异步串口的FPGA实现方法，至少包括以下步骤：构建FPGA中各处理模块的控制逻辑；载荷设备通过串口收发芯片向FPGA发送数据，串并转换模块在串口信号起始位的下降沿到来时跳转到数据接收状态；接收完第一帧数据的校验位后转换到校验状态，并开始接收终止位和数据校验；若第一帧串口信号数据校验结果合格则输出至接收数据缓存模块，否则丢弃；FPGA的并串转换模块在并行数据信号的上升沿到来时跳转到数据发送状态；首先发送起始位同时计算校验位，再从低位到高位依次发送并行数据信号后发送校验位，最后

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116795759 A (43)申请公布日 2023.09.22 (21)申请号 202310646778.9 (22)申请日 2023.06.02 (71)申请人上海蓝箭鸿擎科技有限公司地址