第6章时序逻辑电路33264演示.pptVIP

* 本文档共85页；当前第31页；编辑于星期二\18点1分 * 7）功能分析 ☆该电路为串行加法器电路 A——被加数， B——加数 Y——加法和， Q——进位 ☆波形图表示了两个八位二进制数相加得到 和数的过程。 A B Y本文档共85页；当前第32页；编辑于星期二\18点1分 * 6.3 时序逻辑电路的设计方法 本文档共85页；当前第33页；编辑于星期二\18点1分 * 一、设计步骤 1. 设定状态 从逻辑功能要求出发，确定输入、输出变量 以及电路的状态数。通常取原因（或条件）为 输入变量，结果为输出变量。 2. 画状态图 这一步是关键。对每一个需要记忆的输入 信息用一个状态来表示，以确定所涉及电路 需多少个状态。此时状态用S0、S1、….来表示。 本文档共85页；当前第34页；编辑于星期二\18点1分 * 3. 状态化简 消去原始状态中的多余状态以得到最简状态图。 4. 状态编码 给化简后的状态图中的每一个状态赋以二进制码。 二进制码的位数 n等于触发器的个数，它与电路的 状态数m之间应满足： 本文档共85页；当前第35页；编辑于星期二\18点1分 * 5. 选触发器类型 6. 求输出方程、状态方程、驱动方程 7. 画电路图 8. 检查自启动能力 本文档共85页；当前第36页；编辑于星期二\18点1分 *