降低沟槽MOSFET器件电容的结构.pdfVIP

  • 5
  • 0
  • 约8.97千字
  • 约 9页
  • 2023-10-04 发布于四川
  • 举报
本实用新型提供一种降低沟槽MOSFET器件电容的结构,包括第一导电类型衬底,在第一导电类型衬底上设有第一导电类型外延层;在第一导电类型外延层中设有第一类沟槽,第一类沟槽位于器件的元胞区;在第一类沟槽的底部设有厚氧化层和栅极氧化层,第一类沟槽的侧壁设有栅极氧化层;第一类沟槽中填充有导电多晶硅;第一类沟槽中的导电多晶硅作为栅极多晶硅;在元胞区,第一导电类型外延层上部形成自下而上分布的第二导电类型阱区和重掺杂的第一导电类型源区;所述栅极多晶硅的顶部低于第一类沟槽的顶部,但高于第一导电类型源区的底部;所

(19)国家知识产权局 (12)实用新型专利 (10)授权公告号 CN 219800856 U (45)授权公告日 2023.10.03 (21)申请号 202321136432.6 (22)申请日 2023.05.11 (73)专利权人 江苏临德半导体有限公司 地址

文档评论(0)

1亿VIP精品文档

相关文档