北邮电子院专业实验报告.docx

北邮电子院专业实验报 告 Standardization of sany group #QS8QHH-HHGX8Q8-GNHHJ8-HHMHGN# 电子工程学院 ASIC 专业实验报告 班级： 姓名： 学号： 班内序号： 第一部分 语言级仿真 LAB 1：简单的组合逻辑设计 一、 实验目的 掌握基本组合逻辑电路的实现方法。 二、 实验原理 本实验中描述的是一个可综合的二选一开关，它的功能是当 sel = 0 时，给出 out = a，否则 给 出 结 果 out = b 。 在 Verilog HDL 中 ， 描 述 组 合 逻 辑 时 常 使 用 assign 结 构 。 equal=(