一种高速多输出锁存器电路.pdfVIP

下载本文档

1
0
约1.24万字
约 11页
2023-10-14 发布于四川
举报
版权申诉

一种高速多输出锁存器电路.pdf

1、本文档共11页，其中可免费阅读10页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明属于模拟数字转换技术领域，具体为一种高速多输出锁存器电路，适用于逐次逼近型模数转换器电路。本发明通过分别设置PMOS晶体管和NMOS晶体管充分利用各个信号之间的相互联系，同时进行复位和锁存，对比传统的高速SAR逻辑锁存器架构，仅由一个时钟信号控制复位和锁存，在略微增加延时的情况下，极大地降低了额外需要的逻辑电路的规模和复杂程度。本发明不需要比较器提供额外的复位或锁存控制信号，极大地简化了电路的规模和复杂程度，能输出四个控制信号，降低了芯片的面积；解决了现有高速SAR逻辑锁存电路结构存在的逻

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116886078 A (43)申请公布日 2023.10.13 (21)申请号 202310871840.4 (22)申请日 2023.07.14 (71)申请人电子科技大学地址 611731

您可能关注的文档

文档评论（0）

知识产权出版社 + 关注: 官方认证

文档贡献者

知识产权出版社有限责任公司（原名专利文献出版社）成立于1980年8月，由国家知识产权局主管、主办。长期以来，知识产权出版社非常重视专利数据资源的建设工作，经过多年来的积累，已经收藏了数以亿计的中外专利数据资源。

咨询Ta 进入空间

认证主体北京中献电子技术开发有限公司

IP属地四川

统一社会信用代码/组织机构代码: 91110108102011667U

1亿VIP精品文档

更多 >

一种高速多输出锁存器电路.pdfVIP