数字IC类笔试面试题 .pdfVIP

威盛logic design engineer 考题 1。一个二路选择器，构成一个4 路选择器，满足真值表要求、 2 。已知A,B,C 三个信号的波形，构造一个逻辑结构，使得从AB 可以得到C ，并且说明如 何避免毛刺 3 。一段英文对信号波形的描述，理解后画出波形，并采用verilog 实现。 4 。169.6875 转化成2 进制和16 进制 5 。阐述中断的概念，有多少种中断，为什么要有中断，举例 6 。这道比较搞，iq 题，5 名车手开5 种颜色的车跑出了5 个耗油量（milespergallon) ，然后 就说什么颜色的车比什么车手的耗油量多什么的，判断人，车，好油量的排序ft 致死，看 了一堆FSM 和数字电路没啥用，结果基本的冬冬把自己搞死了。 不过mixedsignal 里的数字部分到是很全的考察了数字的冬冬（转） 几道威盛电子的FPGA 工程师试题 7 、解释setup 和hold time violation,画图说明,并说明解决办法. 17 、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck-q,还有 clock 的delay,写出决定最大时 钟的因素,同时给出表达式. 18 、说说静态、动态时序模拟的优缺点. 19 、一个四级的Mux,其中第二级信号为关键信号如何改善timing 22、卡诺