青岛科技大学电子电路EDA期末考试复习题及参考答案(见后) .pdfVIP

电子电路EDA （A 卷） 卷面满分：100 分 考核方式：闭卷 （考生注意：答案写在答题纸上，写在试题纸上无效） 一、判断题（共 10 小题,每小题 3 分,共 30 分） 1 .管脚约束文件是专门用于仿真的。（） 2 .TestBench 文件是用于管脚分配的。（） 3 .可以不做仿真，直接将生成的比特流文件下载到开发板的 FPGA 芯片进行硬件调试。 （） 4 .仿真非常好的调试手段，而且是必须要做的。（） 5 .过程中的语句肯定是顺序语句。（） 6 .仿真时顺序语句的执行顺序与其书写顺序有关。（） 7 .顺序语句无法综合出并行运行的电路。（） 8 .过程中的非阻塞式赋值语句具有顺序、并行双重性。（） 9 .在 ViVado 中，VMilOgHDL 源代码文件的扩展名为.viv°（） 10 .HDL 的中文意思是综合软件。（） 二、填空题（共 10 个空,每空 3 分,共 30 分） 1 .FPGA 的中文全称是,CPLD 的中文全称是。 2 .按照是否与时延有关，仿真可以分为仿真和仿真两种。 3 .最常用、最基本的两种 VerilOgHDL