zynq中断电平标准.pdfVIP

zynq 中断电平标准 在 Xilinx Zynq SoC （System on Chip）中，中断电平标准通常 是可配置的，取决于具体的设计和系统配置。Zynq SoC 使用可编程 逻辑和处理系统（ARM Cortex-A9 处理器核心）的组合，可以在 PL （Programmable Logic）和 PS （Processing System）之间配置中断。 一般而言，PL 中的中断标准可以是可配置的，而 PS 中则可能 使用标准的 ARM 中断标准。以下是一些可能涉及到的中断电平标准： ARM Cortex-A9 处理器中断： ARM Cortex-A9 处理器核心通常支持标准的 ARM 中断标准，例 如： Active High： 中断由高电平触发。 Active Low： 中断由低电平触发。 PL 中的中断： PL 中的中断电平标准可能取决于具体的 FPGA 设计。一些 FPGA 设计可能支持多种中断电平标准，如： Active High： 中断由高电平触发。 Active Low： 中断由低电平触发。 Both Edges： 中断由上升沿和下降沿触发。