一种宽输出摆幅低失真的模拟缓冲器Buffer电路.pdfVIP

下载本文档

20
0
约1.23万字
约 11页
2023-11-22 发布于四川
举报
版权申诉

一种宽输出摆幅低失真的模拟缓冲器Buffer电路.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了一种宽输出摆幅低失真的模拟缓冲器Buffer电路，它包括第一传输门M1、M2，第二传输门M3、M4，第三传输门M5、M6，第四传输门M7、M8，第一反向器INV1，低输入电压缓冲器Low_Buffer和高输入电压缓冲器High_Buffer；Buffer电路的输入端IN通过第一传输门M1、M2，第二传输门M3、M4分别同低输入电压缓冲器Low_Buffer的Vin‑L端和高输入电压缓冲器High_Buffer的Vin‑H端相连，输出端OUT通过第三传输门M5、M6，第四传输门M7、M

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 117097323 A (43)申请公布日 2023.11.21 (21)申请号 202310569868.2 (22)申请日 2023.05.19 (71)申请人长沙理工大学地址 410015