一种抗总剂量加固的比较器输入电路.pdfVIP

下载本文档

1
0
约8.67千字
约 7页
2023-11-25 发布于四川
举报
版权申诉

一种抗总剂量加固的比较器输入电路.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本申请提供一种抗总剂量加固的比较器输入电路，包括：第一PMOS晶体管，其栅极作为输入端，所述第一PMOS晶体管的源极接外部电源；第二PMOS晶体管，其栅极接参考电压，所述第二PMOS晶体管的源极接外部电源；第一NMOS晶体管，其漏极与栅极短接，并与所述第一PMOS晶体管的漏极连接，所述第二PMOS晶体管的源极接地；第二NMOS晶体管，其栅极与所述第一NMOS晶体管的栅极连接，所述第一NMOS晶体管的源极接地；所述第一NMOS晶体管的漏极与所述第二PMOS晶体管的漏极连接作为输出端；分压支路，对所

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 117118408 A (43)申请公布日 2023.11.24 (21)申请号 202311092461.1 (22)申请日 2023.08.28 (71)申请人中国电子科技集团公司第二十四研