msp430x1xx系列勘误表器件当前s15wdg2.pdfVIP

  • 5
  • 0
  • 约1.94万字
  • 约 8页
  • 2023-11-29 发布于北京
  • 举报
MSP430F12x SLAZ012 - 01/16/2009 Detailed Bug Description BCL5 BCL5 - Bug description Module: Basic Clock, Function: RSELx bit modifications can generate high frequency es on MCLK When DIVMx = 00 or 01, the RSELx bits of the Basic C

文档评论(0)

1亿VIP精品文档

相关文档