驱动电路及显示面板的制作方法.docxVIP

驱动电路及显示面板的制作方法

1.本技术涉及显示技术领域，具体涉及一种驱动电路及显示面板。背景技术：

2.目前调光技术主要有三种：脉冲宽度调节调光、模拟调光以及数字调光。市场上很多发光二极管显示装置都能够支持其中的一种或多种调光技术。脉冲宽度调节调光方式是一种利用简单的数字脉冲反复开关发光二极管显示装置的调光技术，只需要提供宽、窄不同的数字式脉冲，即可简单地实现改变输出电流，从而调节发光二极管的亮度。

3.现有技术的发光二极管显示装置通常采用脉冲宽度调节调光技术，通过控制驱动电流和显示元件的发光时长来控制显示元件的显示灰阶的，具体的，发光时长较短可显示低灰阶，发光时长较长可显示高灰阶。

4.然而，由于该发光二极管显示装置的驱动电路为了能够形成正常的驱动电流，驱动电流所在的通路的导通时长的最小值是晶体管的最小导通时间，而最小灰阶的实现所需要的显示时长小于驱动电流所在的通路的导通的最小时长，因此该驱动电路可能难以实现低灰阶的显示。

技术实现要素：

5.本技术提供一种驱动电路及显示面板，可以解决现有的驱动电路无法实现低灰阶显示的问题。

6.第一方面，本技术实施例提供一种驱动电路，其特征在于，包括：发光器件、发光控制模块以及灰阶控制模块，所述发光器件串接于发光回路；所述发光控制模块接入扫描信号以及数据信号，并串接于所述发光回路，所述发光控制模块用于在所述扫描信号的控制下输送所述数据信号至所述发光器件；所述灰阶控制模块串接于所述发光回路，所述灰阶控制模块用于控制所述发光回路导通或者截止；所述灰阶控制模块包括第一晶体管和第二晶体管，所述第一晶体管的源极与漏极以及所述第二晶体管的源极与漏极均串接于所述发光回路；其中，所述第一晶体管和所述第二晶体管导通的时间部分重叠以实现所述发光器件的发光时长小于所述第一晶体管或所述第二晶体管的最小导通时间。7.可选地，在本技术的一些实施例中，所述第一晶体管为n型晶体管和p型晶体管中的一者，所述第二晶体管为n型晶体管和p型晶体管中的另一者。8.可选地，在本技术的一些实施例中，在一预设周期内，所述p型晶体管的导通时间大于关闭时间，所述驱动电路根据所述n型晶体管的导通时间控制所述发光器件的发光时长。

9.可选地，在本技术的一些实施例中，所述第一晶体管的栅极接入第一控制信号，所述第二晶体管的栅极接入第二控制信号，所述第一控制信号与所述第二控制信号具有相位差。

10.可选地，在本技术的一些实施例中，所述第一控制信号的占空比与所述第二控制

信号的占空比相等。

11.可选地，在本技术的一些实施例中，所述第一晶体管先于所述第二晶体管导通，所述第一晶体管先于所述第二晶体管关闭；或所述第二晶体管先于所述第一晶体管导通，所述第二晶体管先于所述第一晶体管关闭。

12.可选地，在本技术的一些实施例中，所述驱动电路还包括第三晶体管，所述第三晶体管的栅极与第三控制端电连接，所述第三晶体管的源极和漏极设置于

第一电源端与其他模块之间。

13.可选地，在本技术的一些实施例中，所述第一晶体管以及所述第二晶体管均为n型晶体管，所述第三晶体管为p型晶体管；或所述第一晶体管以及所述第二晶体管均为p型晶体管，所述第三晶体管为n型晶体管。

14.可选地，在本技术的一些实施例中，所述第三晶体管在所述第一晶体管和所述第二晶体管同时导通之时或之前导通，在所述第一晶体管或所述第二晶体管关闭之时或之后关闭。

15.可选地，在本技术的一些实施例中，所述第三晶体管的导通时间等于所述第一晶体管或者所述第二晶体管的导通时间。

16.可选地，在本技术的一些实施例中，所述发光控制模块包括第四晶体管以及第五晶体管和存储电容；其中，所述第一晶体管的栅极与第一控制端电连接，所述第一晶体管的源极和漏极串接于所述发光回路；所述第二晶体管的栅极与第二控制端电连接，所述第二晶体管的源极和漏极串接于所述发光回路；所述第四晶体管的栅极与第四节点电连接，所述第四晶体管的源极和漏极串接于所述发光回路；所述第五晶体管的栅极与扫描端电连接，所述第五晶体管的源极和漏极中的一者与数据端电连接，所述第五晶体管的源极和漏极中的另一者与所述第四节点电连接；所述存储电容的一端与第四节点电连接，所述存储电容的另一端与第一电压端电连接。

17.另一方面，本技术提供一种显示面板，包括多个呈阵列排布的像素单元，所述像素单元包括上述的驱动电路。

18.本技术提供一种驱动电路及显示面板，该驱动电路包括发光器件、发光控制模块以及灰阶控制模块，所述发光器件串接于发光回路；所述发光控制模块接入扫描信号以及数据信号，并串接于所述发光回路，所述发光控制模块用于在所述扫描信号的控制下输送所述数据信号至