S3C2410A中文数据手册.pdfVIP

S3C2410A中⽂数据⼿册

第⼀章产品综述

1.1特性(2)

体系结构(2)

系统管理器(3)

NANDFlash启动引导(3)

Cache存储器(3)

时钟和电源管理(3)

中断控制器(4)

具有脉冲带宽调制功能的定时器(4)

RTC（实时时钟）(4)

通⽤I/O端⼝(4)

UART(4)

DMA控制器(5)

A/D转换和触摸屏接⼝(5)

LCD控制器STNLCD显⽰特性(5)

TFT彩⾊显⽰屏(5)

看门狗定时器(5)

IIC总线接⼝(6)

IIS总线接⼝(6)

USB主设备(6)

SD主机接⼝(6)

SPI接⼝(6)

⼯作电压(7)

操作频率(7)

封装(7)

1.2内部结构图(8)

表1－1272－FBGA引脚分配及顺序(9)

表1－2272－FBGA封装的引脚分配(12)

信号描述(21)

表1－3S3C2410A信号描述(21)

表1－4S3C2410A专⽤寄存器(25)

Samsung公司推出的16/32位RISC处理器S3C2410A，为⼿持设备和⼀般类型应⽤提供了低价格、低功耗、⾼性能⼩型微控

制器的解决⽅案。为了降低整个系统的成本，

S3C2410A提供了以下丰富的内部设备：分开的16KB的指令Cache和16KB数据Cache，MMU虚拟存储器管理，LCD控制器

（⽀持STNTFT），⽀持NANDFlash系统引导，系统管理器（⽚选逻辑和SDRAM控制器），3通道UART，4通道DMA，4

通道PWM定时器，I/O端⼝，RTC，8通道10位ADC和触摸屏接⼝，IIC-BUS接⼝，IIC-BUS接⼝，USB主机，USB设

备，SD主卡MMC卡接⼝，2通道的SPI以及内部PLL时钟倍频器。

S3C2410A采⽤了ARM920T内核，0.18um⼯艺的CMOS标准宏单元和存储器单元。它的低功耗、精简和出⾊的全静态设计特

别适⽤于对成本和功耗敏感的应⽤。同样它还采⽤了⼀种叫做AdvancedMicrocontrollerBusArchitecture(AMBA)新型总线结

构。

S3C2410A的显著特性是它的CPU核⼼，是⼀个由AdvancedRISCMachines（ARM）有限公司设计的16/32位ARM920T

RISC处理器。ARM920T实现了MMU，AMBABUS和Harvard⾼速缓冲体系结构。这⼀结构具有独⽴的16KB指令Cache和

16KB数据Cache，每个都是由8字长的⾏（line）构成。

通过提供⼀系列完整的系统外围设备，S3C2410A⼤⼤减少了整个系统的成本，消除了为系统配置额外器件的需要。本⽂档将

介绍S3C2410A中集成的以下⽚上功能：

z1.8V/2.0V内核供电，3.3V存储器供电，3.3V外部I/O供电；

z具备16KB的I-Cache和16KB的D-Cache/MMU；

z外部存储控制器（SDRAM控制和⽚选逻辑）

zLCD控制器（最⼤⽀持4K⾊STN和256K⾊TFT）提供1通道LCD专⽤DMA。

z4通道DMA并有外部请求引脚。

z3通道UART(IrDA1.0,16字节TxFIFO，和16字节RxFIFO)/2通道SPI

z1通道多主IIC-BUS/1通道IIS-BUS控制器。

z兼容SD主接⼝协议1.0版和MMC卡协议2.11兼容版。

z2端⼝USB主机/1端⼝USB设备（1.1版）

z4通道PWM定时器和1通道内部定时器

z看门狗定时器

z117个通⽤I/O⼝和24通道外部中断源。

z功耗控制模式：具有普通，慢速，空闲和掉电模式。

z8通道10⽐特ADC和触摸屏接⼝

z具有⽇历功能的RTC

z具有PLL⽚上时钟发⽣器

1.1特性

体系结构

为⼿持设备和通⽤嵌⼊式应⽤提供⽚上集成系统解决⽅案

16/32位RISC体系结构和ARM920T内核强⼤的指令集

加强的ARM体系结构MMU⽤于⽀持WinCE,EPOC32和Linux

指令⾼速存储缓冲器（I-Cache），数据⾼速存储缓冲器（D-Cache），写缓冲器和物理地址TAGRAM减少主存带宽和响应

性带来的影响；

采⽤ARM920TCPU内核⽀持ARM调试体系结构

内部⾼级微控制总线（AMBA）体系结构(AMBA