一种快速锁定锁相环电路.pdfVIP

  • 2
  • 0
  • 约5.67千字
  • 约 7页
  • 2023-12-30 发布于四川
  • 举报
本发明公开一种快速锁定锁相环电路,属于集成电路领域。本发明将参考时钟REF_CK和PLL反馈时钟FB_CK产生的相位差信号经过DFF触发器同步后做逻辑异或运算得到加速信号LPFSW,通过加速信号LPFSW控制环路滤波器的开关MOS管M0决定MID和VCTRL_S两端电压短接与否。当LPFSW=1时,将MID和VCTRL_S短接,加速二者的逼近,同时靠电阻R3和电容C2所形成的小RC对VCTRL_S做一定程度的滤波,避免VCTRL_S波动太大,既保证VCTRL_H的稳定性,又加快VCTRL_L和V

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN117318708A

(43)申请公布日2023.12.29

(21)申请号202311408432.1

(22)申请日2023.10.27

(71)申请人上海芯炽科技集团有限公司

地址

文档评论(0)

1亿VIP精品文档

相关文档