时序逻辑电路练习题.docx

一、填空题

1.基本RS触发器，当R、S都接高电平时，该触发器具有 功能。

2．D触发器的特性方程为 ；J-K触发器的特性方程为 。

3．T触发器的特性方程为 。4．仅具有“置0”、“置1”功能的触发器叫 。

时钟有效边沿到来时，输出状态和输入信号相同的触发器叫 。

若D触发器的D端连在Q端上，经100个脉冲作用后，其次态为0，则现态应为 。

JK触发器J与K相接作为一个输入时相当于 触发器。

触发器有 个稳定状态，它可以记录 位二进制码，存储8位二进制信息需要 个触发器。

时序电路的次态输出不仅与即时输入有关，而且还与 有关。

时序逻辑电路一般由 和 两部分组成的。

计数器按内部各触发器的动作步调，可分为 计数器和 计数器。

按进位体制的不同，计数器可分为 计数器和 计数器两类；按计数过程中数字增减趋势的不同，计数器可分为 计数器、 计数器和 计数器。13．要构成五进制计数器，至少需要 级触发器。

设集成十进制（默认为8421码）加法计数器的初态为QQQQ＝1001，则经

过5个CP脉冲以后计数器的状态为 。

4321

将某时钟频率为32MHz的CP变为4MHz的CP，需要 个二进制计数器。

在各种寄存器中，存放N位二进制数码需要个触发器。

有一个移位