- 0
- 0
- 约4.89千字
- 约 8页
- 2024-01-20 发布于四川
- 举报
tstreamcompressiontoconfiguredeviceswhenavaible选项去);1ARCHITECTUREoneOFDecL7SISBEGINPROCESS(A)BEGINCAALL;ENTITYDecL7SISPORT(A:INSTDLOGICVECTOR(3DOWNTO0eBlaster[MV]连接线四、实验步骤与结果创建文件夹并编辑设计文件在D盘中创建文件夹取名
tstreamcompressiontoconfiguredeviceswhenavaible选项去
);1ARCHITECTUREoneOFDecL7SISBEGINPROCESS(A)BEGINCA
ALL;ENTITYDecL7SISPORT(A:INSTDLOGICVECTOR(3DOWNTO0
eBlaster[MV]连接线四、实验步骤与结果创建文件夹并编辑设计文件在D盘中创建文件夹取名ex4
实验一、7段数码显示译码器
一、实验目的
(1)熟悉QuartusⅡ软件应用环境,了解实验流程。
(2)编写简单的VHDL代码,并在QuartusⅡ中进行调试和验证,并在EDA6000中下载代码和验证。
(3)学习7段数码显示译码器的设计。
二、实验原理
7段数码管是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能做十进制BCD译
原创力文档

文档评论(0)