eda实验7段数码显示译码器12 - 电子设计.docxVIP

eBlaster[MV]连接线四、实验步骤与结果创建文件夹并编辑设计文件在D盘中创建文件夹取名ex4掉。在HardwareSetup对话框中选定

eBlaster[MV]连接线四、实验步骤与结果创建文件夹并编辑设计文件在D盘中创建文件夹取名ex4

掉。在HardwareSetup对话框中选定ByteBlasterMV[LPT1]。单击Start按

中NewProjectWizard命令，在如下“工程设置”对话框中单击右侧“…”按钮，找到文件夹D:

\ex4，选中已存盘的ex4.vhd的文件。2（5）结束设置。编译前设置（1）选择FPGA目标芯片。

实验一、7段数码显示译码器

一、实验目的

(1)熟悉QuartusⅡ软件应用环境，了解实验流程。

(2)编写简单的VHDL代码，并在QuartusⅡ中进行调试和验证，并在EDA6000中下载代码和验证。

(3)学习7段数码显示译码器的设计。

二、实验原理

7段数码管是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能做十进制BCD译码，然而数字系统中的处理和运算都是二进制，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。本实验中的7段译码管输出信号LED7S的7位分别接数码管的7个段