- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明涉及高速数据传输技术领域,具体而言,涉及一种基于FPGA的DDR读写仲裁方法及装置,包括输入数据缓存模块、DDR读写仲裁模块、输出数据缓存模块以及DDRIP核控制模块;其中,所述DDR读写仲裁模块用于控制DDRIP核控制模块写入输入数据缓存模块的数据,并读出DDRIP核控制模块的数据至输出数据缓存模块,所述DDRIP核控制模块用于控制DDR芯片。本发明通过DDR读写仲裁模块分解每次DDR写入读出的数据量,可实现DDR读写的动态切换,能够满足高速数据读写需求、提高了高速读写效率;此外
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号CN117453592A
(43)申请公布日2024.01.26
(21)申请号202311467872.4
(22)申请日2023.11.06
(71)申请人瑞玛思特(深圳)科技有限公司
地址
文档评论(0)