时钟自校准电路、数据接收系统、控制器及车辆.pdfVIP

  • 3
  • 0
  • 约2.98万字
  • 约 25页
  • 2024-03-09 发布于四川
  • 举报

时钟自校准电路、数据接收系统、控制器及车辆.pdf

本发明公开了一种时钟自校准电路、数据接收系统、控制器及车辆,其中,时钟自校准电路包括:时钟分频单元、缓存单元和校准单元,其中,时钟分频单元适于连接至少一个数据接收通道,时钟分频单元被配置为根据模块时钟和每个数据接收通道对应的分频系数生成每个数据接收通道的通道时钟,并将每个数据接收通道的通道时钟发送给对应的数据接收通道,以便每个数据接收通道根据对应的通道时钟对同步脉冲进行计数;缓存单元被配置为对每个数据接收通道发送的计数值进行缓存;校准单元被配置为根据每个数据接收通道的计数值对相应数据接收通道的分

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN117675156A

(43)申请公布日2024.03.08

(21)申请号202410132509.5

(22)申请日2024.01.31

(71)申请人苏州萨沙迈半导体

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档