(11)--8-3随机存取存储器（RAM）.ppt

典型的读/写控制电路（1）存储器不工作：当片选信号时，G4、G5输出为0，三态门G1、G2、G3输出均处于高阻状态，I/O端与存储器内部完全隔离，存储器禁止读/写。（2）读：，时，G5输出高电平，G3打开，G1、G2仍处于高阻状态，D经G3出现在I/O端；写：，时，G4输出高电平，G1、G2打开，加在I/O端的数据以互补的形式出现在内部数据线上，进而被存入到所选中的存储单元。三、RAM分类根据存储单元结构和存储信息工作原理的不同，RAM可分为SRAM和DRAM。1）静态RAM：存储单元由静态MOS电路或双极型电路组成。2）动态RAM：利用MOS电容存储信息。SRAM以双稳态基本RS触发器作为存储单元，依靠触发器的静态自保持特性存储数据，在不掉电情况下，信息可长时间保存；SRAM的基本存储单元是在双稳态基本RS触发器（也称为静态触发器）基础上附加控制线或控制管形成的静态存储单元，由于基本RS触发器电路具有状态自动保持功能，只要不掉电，触发器的状态能够一直保持，SRAM所保存的信息也就不会丢失。1.静态随机存储器1．SRAM的基本存储单元电路图六管CMOS静态存储单元VT1~VT4构成MOS型双稳态基本RS触发器。Q=1,表示存储信息1。Y=1时，VT7、VT8导通，位线与外部数据线接通，可对该存储单元进行读/写；Y=0时，位线与外部数据线断开，不能对存储单元进行操作。对某一存储单元进行读/写操作时，该存储单元所在的行的字线X与列选线Y均为高电平，VT5~VT8管均导通，Q、B和D接通、和接通。典型的SRAM芯片：Intel的2114、6116、6264等。其中2114芯片的容量是1K×4位，基本存储单元是六管存储单元电路，其逻辑符号如图所示。Intel2114的逻辑符号图A9～A0：地址信号，采用行列译码方式，低六位地址用于行译码，高四位地址用于列译码；：片选信号；I/O3～I/O0：数据输入/输出端；：写允许信号，时，数据可由I/O口写入被选中的存储单元；时，数据可从所选中的存储单元读出到I/O。大多数静态随机存储器的读周期和写周期是相等的，一般为十几到几十纳秒。2.动态随机存储器DRAM利用MOS管栅极寄生电容的电荷存储效应来存储数据，由于漏电流的存在，加上本身电容量很小，栅极寄生电容的电荷流失会造成保存数据的丢失，需要有刷新电路及时给电容补充电荷。SRAM的基本存储单元是RS触发器，其状态在不掉电情况下能够自行保持，但每个存储单元需6个MOS管，限制了SRAM芯片的集成度。DRAM与SRAM相比，其存储单元结构得到了简化。在DRAM发展的早期，基本存储单元主要采用4MOS管、3MOS管电路，虽然有所简化，但仍然比较复杂，不利于集成度的提高，目前，DRAM多采用单MOS管电路设计基本存储单元电路。不过，4MOS管、3MOS管电路具有外围控制电路简单，读出信号比较大等优点。4MOS管动态存储单元VT1和VT2均是N沟道增强型MOS管，栅极和漏极交叉相连。栅极电容C1和C2（虚线表示不是真的电容）上存储的电荷数决定存储单元的存储状态，C1和C2上的电压又反过来控制着VT1和VT2的导通或截止，VT3和VT4是存储单元字线的门控管，控制Q和端的高、低电平是否传递到位线B和上。没有双稳态触发器的自保持功能，加上电容的漏电，Q端输出的高电平不能保证端输出稳定的低电平，因此DRAM无法保持信息。C1充电，且电压大于VT1的开启电压，C2没有充电，则VT1导通、VT2截止，则uC1=1、uC2=0，此状态称为存储单元的0状态。反之，VT1截止、VT2导通的状态称作存储单元的1状态。在预充脉冲有效的时间内，将位线上的分布电容CB和充至高电平状态，预充脉冲消失后，位线上的高电平能在短时间内由分布电容CB和维持。⑴预充电工程师的摇篮，经理人的起点工程师的摇篮，经理人的起点工程师的摇篮，经理人的起点工程师的摇篮，经理人的起点工程师的摇篮，经理人的起点工程师的摇篮，经理人的起点工程师的摇篮，经理人的起点工程师的摇篮，经理人的起点工程师的摇