原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明公开了一种SoC系统极限带宽的测试方法、装置及介质。其中，方法包括：使用SystemVerilog对待测试SoC系统中MainBus上的各AXI总线通路的节点进行行为级建模，确定各个AXI总线通路节点的读写行为级模型；将各个AXI总线通路节点的读写行为级模型替换各个AXI总线通路节点所挂接的子系统的实际RTL代码，并通过各个AXI总线通路节点的读写行为级模型以对应AXI总线通路节点最大读写方式进行数据的读写，获取各个AXI总线通路节点读写数据的耗费时间以及读写数据量，其中子系统包含一个或多
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号CN117806883A
(43)申请公布日2024.04.02
(21)申请号202311511646.1
(22)申请日2023.11.14
(71)申请人北京清微智能科技有限公司
地址
文档评论（0）