(63)--8.4可编程中断控制器8259A.pptVIP

8中断系统8.4可编程中断控制器8259A

§8.4.18259A的内部结构和工作原理

§8.4.18259A的内部结构和工作原理读/写控制逻辑：CPU通过它实现对8259A的读/写操作。级连缓冲器：用以实现8259A芯片之间的级连，使得中断源可以由8级扩展至64级。控制逻辑电路：对整个芯片内部各部件的工作进行协调和控制。中断请求寄存器IRR：8位，用以分别保存8个中断请求信号，当相应的中断请求输入引脚有中断请求时，该寄存器的相应位置1。数据总线缓冲器：它是8259A与系统数据总线的接口，是8位双向三态缓冲器。CPU与8259A之间的控制命令信息、状态信息以及中断类型信息，都是通过该缓冲器传送的。1。

§8.4.18259A的内部结构和工作原理中断屏蔽寄存器IMR：8位，相应位用以对8个中断源的中断请求信号进行屏蔽控制。当其中某位置”0”时，则相应的中断请求可以向CPU提出；否则，相应的中断请求被屏蔽，即不允许向CPU提出中断请求。该寄存器的内容为8259A的操作命令字OCW1，可以由程序设置或改变。中断服务寄存器ISR：8位，当CPU正在处理某个中断源的中断请求时，ISR寄存器中的相应位置1。优先级比较器PR：用以比较正在处理的中断和刚刚进入的中断请求之间的优先级别，以决定是否产生多重中断或中断嵌套。

§8.4.28259A的引脚信号

§8.4.28259A的引