- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明提供一种超结半导体器件及其制造方法,超结半导体器件包括:衬底;第一外延层和第二外延层,形成于衬底上,第二外延层包括多层堆叠的子外延层,第一外延层比第二外延层更靠近衬底,或者,第二外延层比第一外延层更靠近衬底;沟槽填充结构和离子掺杂区,沟槽填充结构形成于第一外延层中,离子掺杂区形成于第二外延层中,沟槽填充结构包括掺杂的外延材料,沟槽填充结构与离子掺杂区至少部分对准,沟槽填充结构和离子掺杂区构成第一导电类型柱,相邻沟槽填充结构之间的第一外延层以及相邻离子掺杂区之间的第二外延层构成第二导电类型柱
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号CN117894820A
(43)申请公布日2024.04.16
(21)申请号202410294503.8
(22)申请日2024.03.15
(71)申请人芯联越州集成电路制造(绍兴)有限
文档评论(0)