数字电路逻辑设计 第六章4 寄存器与移位寄存器.ppt

6.4寄存器与移位寄存器一、数码寄存器数码寄存器——是存放二进制码的电路，由触发器构成。如图所示为1位数码寄存器电路在存数指令的上升沿，将输入的数码DI存入到D触发器中。单拍工作方式：无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在数据输入端的数据就立即被送入进寄存器中。1可整理ppt

无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D1～D4，就立即被送入进寄存器中，即有：如图所示为4位数码寄存器2可整理ppt

双拍工作方式（1）清零。CR=0，异步清零。即有：（2）送数。CR=1时，CP上升沿送数。即：（3）保持。在CR=1、CP上升沿以外时间，寄存器内容将保持不变。3可整理ppt

移位寄存器的逻辑功能：既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动二、移位寄存器按移动方式分单向移位寄存器双向移位寄存器左移位寄存器右移位寄存器移位寄存器的逻辑功能分类4可整理ppt

目前常用的集成移位寄存器种类很多，如74164、74165、74166均为八位单向移位寄存器，74195为四位单向移存器，74194为四位双向移存器，74198为八位双向移存器。1、左移移位寄存器☆由四级D触发器组成四位左移移位寄存器。☆第一级D触发器接输入信号Vi，其余触发器输入D接前级输出Q,所有CP连在一起接输入移存脉冲，是同步工作方式。移存脉冲CP3214串入VI5可整理ppt

☆特征方程：★移位寄存器移存规律：在移存脉冲的作用下，输入信息的当前数码存入第一级触发器，第一级触发器的状态存入到第二级触发器，依此类推，高位触发器存入低位触发器状态，实现了输入数码在移存脉冲的作用下向左逐位移存。假定：寄存器初态为0，VI=1101串行送入寄存器输入从波形图看出：输入信号每经过一级触发器，移动了一个移存周期，但波形形状保持不变。CP3214VI11106可整理ppt

驱动方程：状态方程：2、右移移位寄存器CP3214VIDQDQDQDQ右移输入右移输出7可整理ppt

1V1I018可整理ppt

1V1I01在4个CP作用下，输入的4位串行数码1101全部存入了寄存器中。这种方式称为串行输入。将寄存器中的4位数码1101输出，这种方式称为并行输出。单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q1～Qn端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。9可整理ppt

在移位寄存器的基础上加左、右移位控制信号使寄存器同时具有左、右移功能。CP:移存脉冲A：右移输入B：左移输入M:左、右移控制☆特征方程★当M=1时：★当M=0时：A→4→3→2→14←3←2←1←B电路执行右移电路执行左移141312111CPAMB3、双向移位寄存器10可整理ppt

实现数码串—并行转换通常信息在线路上的传递是串行传送，而终端的输入或输出往往是并行的，因而需对信号进行串—并行转换或并—串转换。4、移位寄存器的应用并入并出－数据寄存并入串出－多位数据共信道传输串入并出－共信道传输数据接收串入串出－数字延迟可变长度移位寄存器11可整理ppt

（1）实现数码串—并转换a．串行转换为并行如图所示为4位串行数据转换为4位并行数据的电路图。4、移位寄存器的应用该电路采用D触发器构成4位右移移位寄存器，串行输入数据从触发器1送入，4位并行输出数据从4位D触发器的输出端送出。12可整理ppt

（1）实现数码串—并转换a．串行转换为并行设串行输入的数码为10104、移位寄存器的应用第一个CP的上升沿到来时，将数码1送入Q1;10第二个CP的上升沿到来时，将数码0送入Q1，同时Q1中的1送给Q2;1第三个CP的上升沿到来时，将数码1送入Q1,同时Q1中的0送给Q2，Q2中的1送给Q3;1101第四个CP的上升沿到来时，将数码0送入Q1，同时Q1中的1送给Q2，Q2中的0送给Q3，Q3中的1送给Q4010101013可整理ppt

（1）实现数码串—并转换a．串行转换为并行通过四个CP脉冲作用后，1010四个数码逐位存入到各级触发器中，在第五个CP的上升沿到来之前，并行输出指令作用于与门，四个与门的输出就是四位并行数码1010。4、移位寄存器的应用1010101101010114可整理ppt