半导体工艺(自己总结).pdfVIP

只是想多了解下工艺,因为自己不是学这个的,要补课啊

是不是可以这么理解:

1.PADoxide：SiO2在LOCOS和STI形成时都被用来当作nitride的衬垫层，如果

没有这个SiO2衬垫层作为缓冲之用，LPCVDnitride的高张力会导致wafer产生裂缝甚

至破裂，同时也作为NITRIDEETCH时的STOPLAER

2.SACoxide：SacrificialOxide在gateoxidation之前移除wafer表面的损伤和

缺陷，有助于产生一个零缺陷的wafer表面以生成高品质的gateoxide;经过HDP后Pad

Oxide结构已经被破坏了，可能无法阻挡后面Implant的离子。所以生长一层SacOxide，

作为在后面Implant时对Device的保护。

3.BPSG含硼及磷的硅化物BPSG乃介于Poly之上、Metal之下，可做为上下两层

绝缘之用，加硼、磷主要目的在使回流后的Step较平缓，以防止Metalline溅镀上去后，

造成断线

4.ONO（OXIDENITRIDEOXIDE）氧化层-氮化层-氧化层半导体组件，常以ONO

三层结构做为介电质（类似电容器），以储存电荷，使得资料得以在此存取。在此氧化层-

氮化层–氧化层三层结构，其氧化层与基晶的结合较氮化层好，而氮化层居，则可阻

挡缺陷（如pinhole）的延展，故此三层结构可互补所缺.

5.spaceOxideRIEEtch:猜想应当是氧化物隔离的反应离子刻蚀（RIE-ReactiveIon

Etch）

反应离子刻蚀是以物理溅射为主并兼有化学反应的过程。通过物理溅射实现纵向刻蚀，

同时应用化学反应来达到所要求的选择比，从而很好地控制了保真度。刻蚀气体（主要是

F基和CL基的气体）在高频电场（频率通常为13.56MHz）作用下产生辉光放电，使气

体分子或原子发生电离，形成“等离子体”（Plasma）。在等离子体，包含有正离子

（Ion+)、负离子（Ion-）、游离基（Radical）和自由电子（e）。游离基在化学上是很活

波的，它与被刻蚀的材料发生化学反应，生成能够由气流带走的挥发性化合物，从而实现

化学刻蚀。

6:IMDInter-Metal-Dielectric金属绝缘层...(汗)

7:SOGspin-onglass旋涂玻璃用于平坦化.SOD是SPIN-ONDOPANTS?自旋转

掺杂剂?,具体作用不甚清楚了

至于N-DEPL我怀疑是否是N耗尽区的意思,但是不是很清楚CMOS工艺是如何实

现这样的一个层次的,它是环绕DIFF区域的一个可选层.莫非是反型的隔离?

外延：

外延生长之所以重要，在于外延层的杂质浓度可以方便的通过控制反应气流的杂

质含量加以调节，而不依赖于衬底的杂质种类与掺杂水平。

外延技术可用于解决高频功率器件的击穿电压与集电极串联电阻对集电极电阻率持相

反要求的矛盾；掺杂较少的外延层保证了较高的击穿电压，高掺杂的衬底则可以大大降低

集电极的串联电阻

SiCl气体H气体SiHCl

2固体气体

CVD需要高温，反应过程为424①，同时

SiCl气体Si固体SiCl气体



存在一竞争反应422，②因此若四氯化硅的浓度太高，则硅反

而会被侵蚀而非生长。硅通常是在低浓度区域生长。①式的反应是可逆的，如果进入反应

炉的载气含有氯化氢，将会有去处或侵蚀的情况发生。实际上，此侵蚀动作可用来在外

延生长前先清洁硅晶片表面，去处其表面的氧化物和其他杂质