模拟集成电路设计——两级全差分高增益放大器设计.pdfVIP

全差分高增益放大器的设计

一、设计产品名称

全差分高增益放大器

二、设计目的

1.掌握模拟集成电路的基本设计流程；

2.掌握Cadence基本使用方法；

3.学习模拟集成电路版图的设计要点；

4.培养分析、解决问题的综合能力；

5.掌握模拟集成电路的仿真方法；

6.熟悉设计验证流程方法。

三、设计内容

全差分高增益放大器（Full-differentialOTA）是一种非常典型的模拟IP，在

各类模拟信号链路、ADC、模拟滤波器等重要模拟电路中应用广泛，是模拟IC

设计人员必需掌握的一种基础性IP设计。

采用华大九天Aether全定制IC设计平台及其自带的0.18umPDK，设计一

款全差分高增益放大器电路，完成电路图设计、前仿真、Layout设计和物理验证

（DRCLVS）。考虑以下OTA架构：

图1OTA架构

四、电路设计思路

模拟集成电路的设计分为前端与后端，设计流程可以分为明确性能要求、选

择电路结构、计算器件参数、原理图绘制、前仿真、版图绘制、DRC设计规则检

查、LVS版图与电路图一致性检查、寄生参数提取及后仿真、流片测试。本次实

验使用基于华大九天Aether全定制IC设计平台及其自带的0.18umPDK，实现

模拟集成电路全差分高增益放大器的全流程设计与仿真。

（1）性能指标：

需要验证三种PVTCorner：

a)电源电压1.8V，温度27℃，corner为TT；

b)电源电压1.6V，温度80℃，corner为SS；

c)电源电压2.0V，温度-40℃，corner为FF；

要求各Corner下开环技术指标（含Cload=10fF）：

①放大器开环DC增益Av0≥90dB；

②0dB带宽BW0≥500MHz；

③相位裕度PhaseMargin≥50°。

④DC抑制比PSRR-0≥60dB，（3*2=6分）

⑤10MHz时抑制比PSRR-10M≥45dB。（3*2=6分）

（2）电路结构选择：

根据性能指标要求，可以采用两级运放的设计，其中第一级运放主要为了提

高增益，第二级主要为了增大输出电压摆幅。

备选一级放大器电路结构有：套筒式共源共栅和折叠式共源共栅，其电路图

如下。

图2折叠式共源共栅电路结构

图3套筒式共源共栅电路结构

两种运放结构特性对比如下：

表1运放结构特性对比

运放结构增益输出摆幅速度功耗噪声

折叠式共源共栅中中高中中

套筒式共源共栅中中高低低

综上，设计中选择增益较高的传统的套筒式共源共栅结构运放作第一级，选

择简单的共源结构作第二级，提供髙的输出摆幅和大的驱动电流。筒单的两级运

放的直流增益比较小，因此我们采用共源共栅结构的增益更大。总体设计由输入

级、输出级、共模反馈电路、频路补偿电路和偏置电路组成。

其中，输入级采用套筒式共源共栅放大器，输出级采用共源放大器，偏置电

路选用偏置在饱和区的MOS管作为尾电流源，频率补偿电路采用密勒电容跨接

在第一级和第二级放大器之间。电路拓扑图如下图所示

图4电路结构图

五、电路设计过程及仿真结果

1、第一级电路设计