格雷码二进制码转换课件.pptVIP

2）学习利用原理图输入法和VHDL语言设计简单逻辑电路的方法。实验内容：1）采用原理图输入方法和VHDL语言设计4位格雷码/二进制码变换电路。

练习：VHDL语言描述4为二进制转换为格雷码的电路，观察输入输出波形，编译无误后下载到实验箱进行验证。?工程的顶层设计实体名一定要和设计文件中的实体名匹配。

VHDL硬件描述语言基础?简介

VHDL硬件描述语言基础?传统数字电路设计方法不适合设计大规模的系统。?众多软件公司开发研制了具有自己特色的电路硬件描述语言（HardwareDescriptionLanguage,HDL），存在着很大的差异。因此，硬件设计工程师需要一种强大的、标准化的硬件描述语言，作为可相互交流的设计环境。?美国国防部在1981年提出了一种新的HDL，称之为VHSICHardwareDescriptionLanguage，简称为VHDL，这种语言的成就有两个方面：成为国际的硬件描述语言标准.

VHDL硬件描述语言基础?用于设计复杂的、多层次的设计。支持设计库和?与硬件独立，一个设计可用于不同的硬件结构，?有丰富的软件支持VHDL的综合和仿真，从而能在设计阶段就能发现设计中的Bug，缩短设计时间，降低成本。?VHDL有良好的可读性，容易理解。

库是VHDL语言编写的源程序及其通过编译的数据的集合，由各种程序包组成，常见的为STD库，IEEE库。STD库是标准库，常用的程序包为standard。standard程序包定义了基本数据类型(如：bit数据类型等)和函数及各种类型之间的转换。该程序包实际应用中已经隐性打开，不需要用use语句另外说明。IEEE库是按照国际IEEE组织制定的工业标准进行编写的标准资源库，常用程序包为std_logic_1164程序包，std_logic_signed和std_logic_unsigned程序包，std_logic_arith程序包。

程序包提供了各种数据类型、函数定义以及各种类型转换函数及运算等，常见的程序包有以下几种。std_logic_1164程序包：常用数据类型（std_logic、std_logic_vector等）和函数的定义，各种类型转换函数及逻辑运算。std_logic_arith程序包：在std_logic_1164程序包的基础上定义了无符号数和有符号数数据类型，并为其定义了相应的算术运算、比较，无符号数和有符号数及整数之间的转换函数。std_logic_signed和std_logic_unsigned程序包：定义了可用于integer数据类型和std_logic及std_logic_vector数据类型混合运算的运算符，并定义了由std_logic_vector到integer的转换函数。

实体名为VHDL标识符的一种。标识符是用户给常量、变量、信号、端口、子程序或参数定义的名字标识符命名规则2adder,_mux21,ful__adder,adder_,and为错误的标识符。

VHDL硬件描述语言基础端口类型5要用关键字end结束该实体

std_logic(标准逻辑位)信号形式：‘0’、‘1’、‘X’(不定)、‘Z’(高阻)，‘L’(弱信号0)，‘H’(弱信号1)，‘W’（弱信号不定），‘－’（不可能情况）。std_logic_vector（标准逻辑位矢量）使用这两种数据类型必须有两条声明语句：useieee.std_logic_1164.all;

3最后以end结束结构体部分。

And（与），Or（或），Not（非），Nand（与非），Nor（或非），Xor（异或），Xnor（同或）。能进行逻辑运算的数据类型：bit、bit_vector、booleanstd_logic、std_logic_vector

3、实验感想