EDA课程电子时钟设计.doc

EDA课程电子时钟设计

EDA课程电子时钟设计

PAGE/NUMPAGES

EDA课程电子时钟设计

湖南人文科技学院

课程设计报告

课程名称：VHDL语言与EDA课程设计

设计题目：EDA电子时钟设计

系别：通信与控制工程系

专业：电子信息工程

班级：

学生姓名:

学号：

起止日期:2011年6月13日~2011年6月24日

指导教师:

教研室主任：

指导教师评语：

指导教师签名：年月日

成绩评定

项目

权重

成绩

1、设计过程中出勤、学习态度等方面

0.2

2、课程设计质量与答辩

0.5

3、设计报告书写与图纸规范程度

0.3

总成绩

教研室审核意见：

教研室主任签字：年月日

教学系审核意见：

主任签字：年月日

摘要

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时60分60秒，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。电路通过使用数字元件，采用三个计数器来构成完成二十四小时的数字钟设计，并且将译码器和二选一数字选择器配合使用来完成动时间写出。此外，使能端和暂停端控制信号用来控制电路，使得该电路可以完成暂停、预置时间、等一系列的功能。

关键词：计数器；译码器；二选一数字选择器；使能端；暂停端。

目录

TOC\o1-2\h\z\u设计要求 1

1、方案论证与对比 1

1．2方案二 2

1．3两种方案的对比 2

2、各功能模块设计 2

2．1计数器 2

2．2时间设置模块 3

2．3二选一数据选择器 3

2．4时间显示模块 3

2．5顶层文件框架描述 3

3、调试与操作说明 4

4、课程设计心得与体会 5

5、元器件与仪器设备明细表 5

6、致谢 6

7、参考文献 6

8、附录 6

附录1秒，分计数模块 6

附录2时计数器模块 7

附录3二选一数据选择器 8

附录416进制转换为10进制 8

电子时钟设计

设计要求

1．能显示时分秒；

2．设置启停开关；

3．能进行暂停；

4．用户可以调整时间。

1、方案论证与对比

按照设计要求，本次的设计分为计数器模块，控制器模块和译码器模块。根据各个模块的不同，我们的设计上提出了以下两种不同的方案。

方案一

CLK

CLK

数据

控制端

计

数

器

时间

显示

模块

二选一

数据

选择器

图1.方案一结构图

通过二选一数据选择器选择输出为CLK时钟信号还是数据控制信号，从而使计数器计数，计数器将结果传输给时间显示模块，最后再将16进制数转换为10进制数，在通过数码显示器显示。当数据选择器输出为CLK时钟信号时，计数器开始计时工作，将输入信号设置为1Hz，则为标准时钟。当数据选择器输出为数据控制端时，则可通过外部按键改变计数器始终变换，从而改变计数器结果，起到数据写入，预置时间的作用。

1．2方案二

CLK

CLK

计

数

器

时间

显示

模块

控

制

器

图2.方案二结构图

由CLK传输1Hz信号，计数开始计数，实现标准时钟功能，当控制器关闭，数据传输给时间显示模块，再通过数码显示器显示。当控制器打开，通过外部按键数据通过控制器输入进计数器，计数器再将结果传输给时间显示模块，从实现到时间预置功能。

1．3两种方案的对比

相同点：两方案的计数器和时间显示模块的设