电子电路分析与实践——纯数字闹钟电路的设计与实现07 (2).pptx

1、本文档共8页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

电子信息工程技术学院任课教师：汤艳娜授课专业：电子信息工程技术电子电路分析与实践

项目纯数字闹钟电路的设计与实现

3电路设计章节

3.2.1进制计数器模块：十进制计数器右边电路为74LS161组成的十进制计数器，CLK输入时钟信号，DCBA输出四位二进制，输出值的范围是0-9，如下表：DCBA十进制00000000110010200113010040101501106011171000810019

3.2.2进制计数器模块：十六进制计数器

3.2.3进制计数器模块：六十进制右边电路为十进制、六进制计数器级联构成了一个六十进制计数器。将十进制计数器的清零信号作为六进制计数器的时钟输入，达到个位计数10次后，十位计数一次，十位计数到6次过后，也被清零，所以两个连在一起，显示的效果为0-59

3.2.4进制计数器模块：二十四进制右边电路为二十四进制计数器，比前面的六十进制计数器稍微复杂一丢丢，因为个位的清零信号，是由两个条件满足其一就需要清零。一个是当个位计数到9时，再来一个时钟则进行清零。另一个则是在十位计数到2并且个位计数到3时，再来一个时钟也需要进行清零。

电子信息工程学院谢谢观看！

该用户很懒，什么也没介绍

咨询Ta 进入空间

更多 >