原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
标题基于小脚丫FPGA的数字钟显示系统设计简介随着现代社会的发展，人们的意识日益增强，尤其是在商务谈判情人约会和朋友相处等场合，我们都希望能够准时到达因此，时钟也随之不断更新优化，出现了高精度的钟表和各种新功能本文提出了一种基于FPGA开发板的数字钟显示系统设计，并通过模拟调试的方式实现系统的简单调节
基于小脚丫FPGA开发板的数字钟显示系统设计
基于小脚丫FPGA开发板的数字钟显示系统设计
摘要：随着现代社会的快速发展，人们的时间观念的重要性逐渐体现，不管是在商务洽谈还是情人之间的约会，亦或朋友之间的相处，我们都要做到守时。因此，时钟也随之不断更新优化，出现了高精度的钟表和各种各样新型的功能。
本次研究设计了一个基于FPGA开发板的数字钟显示系统显示24小时计时周期的计时时钟、分钟和秒钟；具有校正功能。该设计基于EDA技术，使用VerilogHDL作为硬件描述语言，在QuartusII的环境下，采用一种新的下行链路设计方法进行仿真调试。该系统由显示模块、蜂鸣器模块、计时模
文档评论（0）