控制器简单设计报告+代码+仿真.pdfVIP

控制器简单设计报告+代码+仿真--第1页

控制器的设计

一、实验课题

实验要求：

按照题目要求设计计算机控制器的基本逻辑（不包括微操作信号产生电路），决定外部的端口（名称、有效电平）和内

部各元件的连接，画出系统框图和逻辑图，设计仿真数据，用VHDL编程和仿真。

主要元件设计：

用层次结构设计的方法设计控制器的指令部件

功能要求：

具有控制器的部分基本功能，能够控制取指令操作、控制访存取数据操作、控制访存存数据操作、指令译码，等。

取指令机器周期：把程序计数器的内容送到地址总线，延迟一段时间后把从存储器中读出的指令（通过数据总线读入），

送到指令寄存器；每取一个指令字程序计数器加1。

取数据机器周期：把地址寄存器的内容送到地址总线，延迟一段时间后把从存储器中读出的数据（通过数据总线）送

到数据寄存器。

存数据机器周期：把地址寄存器的内容送到地址总线，把数据寄存器中的数据送到数据总线，延迟一段时间后结束。

指令译码：假设操作码在指令字的最高3位。

二、逻辑设计

写该实验的逻辑设计，包括：顶层系统框图，下层各主要元件的系统框图。顶层和下层各主要元件的端口（引脚）描

述：端口名称、功能、有效电平、位数等。逻辑图，必须在图中清楚地标出每个内部连接线的Signal（与VHDL程序

中的Signal一致）。根据所用的描述方式，可能还需要有：真值表/功能表/逻辑函数等。

层次设计控制器系统框图：

CS0CS1CS2CS3W0W1W2W3R0R1R2R3B7…B0

CLK控制器

RstINCMA7…A0D7…D0Y7…Y0I4…I0

CLK是时钟信号，上升沿有效。

CS0CS1CS2CS3分别是程序计数器、地址寄存器、数据寄存器、指令寄存器的片选信号

Rst是清零信号，INC是程序计数器加1信号，M是数据寄存器输入输出端选择信号。

W0、W1、W2、W3，R0、R1、R2、R3分别是程序计数器、地址寄存器、数据寄存器、指令寄存器的读写信号

A7…A0是外部地址总线，D7…D0是外部数据总线，B7…B0内部数据总线

I4…I0是指令的地址码部分

控制器简单设计报告+代码+仿真--第1页

控制器简单设计报告+代码+仿真--第2页

Y7Y6Y5Y4Y3Y2Y1Y0

Y7Y6Y5Y4Y3Y2Y1Y0

指令译码器

A2A1A0

I4

…

…

I0

q7q6q5q4…q0

IR_8

d7…d0wrclkcs