原创力文档- 1、本文档共11页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
系统的
作者：MikeHutton，规划师，IC设计工程
WP-01231-1.0白皮书
下一代高性能系统对带宽的需求越来越大。为满足这一需求，促使设计人员使用各种
方法来优化其设计，提高时钟频率。虽然传统的FPGA内核体系结构支持这些优化，
但是，所能够提高的频率有限。与传统的方法不同，Stratix®10FPGA和SoC使用
HyperFlex™新体系结构，内核时钟频率是前一代高性能FPGA的两倍。本白皮书介
绍HyperFlex新体系结构，解释它怎样帮助设计人员实现其性能总目标。
引言
为满足下一代高性能系统越来越高的带宽要求，FPGA供应商一直在对其器件体系结
构逐步进行改进。即使是采用了先进的体系结构，设计人员通常会使用非常宽的片内
总线实现其设计。实际上，512、1,024或者2,048位宽的片内总线的应用越来越普遍
了。
这一方法虽然提高了FPGA内核的数据吞吐量，但是宽总线占用了大量的架构资源，
功耗也大。而且，随着FPGA资源不断被填满，布线资源会出现拥塞，内核时钟频率
会受限。
提高带宽的另一方法是在使用最先进工艺节点制造的FPGA中实现设计，期望能够受
益于技术较高的晶体管开关速率。但是，随着工艺尺寸的不断减小，逻辑单元之
间的互联延时成为FPGA中总延时的主要因素，这限制了进一步提高晶体管开关速
率。基本上，传统的FPGA体系结构未来的性能需求。
对带宽的需求
光传送网(OTN)、固网、和高性能计算应用对带宽的需求越来越大。传送大量数
据的需求导致FPGA中的数据通路宽度越来越宽。通过布线体系结构传送的数据量与
所使用的走线数量和走线速度(fMAX)有关。能够使用的走线数量取决于技术；与器件
大小以及所采用技术的最小走线间距有关。
©2015Altera公司。。ALTERA、ARRIA、CYCLONE、ENPIRION、HARDCOPY、MAX、
MEGACORE、NIOS、QUARTUS和STRATIX等和标识是Altera公司的商标，在专利和商标
ISO
以及其他国家进行了。所有其他被认定为商标或者服务标记的和标识的所有权属于其各自持有人，9001:2008
101Innovation
对此进行了解释。Altera保证当前规范下的产品性能与Altera
DriveSanJose,标准质保一致，但是保留对产品和服务在没有事先通知时的升级变更权利。除非与Altera公司的条款完全
CA95134一致，否则Altera不承担由此处所述信息、产品或者服务导致的责任。Altera建议客户在决定产品或者服
务，以及确信任何之前，阅读Altera版的器件规范说明。
2015年4月，Altera公司
文档评论（0）