数电期末总结基础知识要点.docx

数字电路各章知识点

第1章逻辑代数基础

数制及码制

1．二进制及十进制、十六进制的相互转换

2．补码的表示及计算

3．8421码表示

逻辑代数的运算规则

1．逻辑代数的三种基本运算：及、或、非

2．逻辑代数的基本公式及常用公式

逻辑代数的基本公式（P10）

逻辑代数常用公式：

吸收律：

消去律：

多余项定律：

反演定律：

逻辑函数的三种表示方法及其互相转换★

逻辑函数的三种表示方法为：真值表、函数式、逻辑图

会从这三种中任一种推出其它二种，详见例1-6、例1-7

逻辑函数的最小项表示法

逻辑函数的化简：★

利用公式法对逻辑函数进行化简

利用卡诺图队逻辑函数化简

具有约束条件的逻辑函数化简

利用公式法化简

解：

例1.2利用卡诺图化简逻辑函数

约束条件为

解：函数Y的卡诺图如下：

集成门电路

三极管如开、关状态

1、饱及、截止条件：截止：饱及：

2、反相器饱及、截止判断

二、基本门电路及其逻辑符号★

及门、或非门、非门、及非门、门、三态门、异或、传输门

（详见附表：电气图用图形符号P321）

门电路的外特性

★1、电阻特性：对门电路而言，输入端接电阻时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。详见习题【2-7】、【2-11】

2、输入短路电流

输入端接地时的输入电流叫做输入短路电流。

3、输入高电平漏电流

输入端接高电平时输入电流

4、输出高电平负载电流

5、输出低电平负载电流

6、扇出系数

一个门电路驱动同类门的最大数目。

非门的扇出系数：M1，M2，（M1，M2）。

第3章组合逻辑电路

组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，及电路原来的状态无关

组合逻辑电路的分析方法★

若干常用组合逻辑电路

译码器（74138、74139）

数据选择器（掌握表达式）

全加器（真值表分析）

组合逻辑电路设计方法★

用门电路设计

用译码器、数据选择器实现

集成器件的接联

P95图3-28以及P102图3-40

试设计一个三位多数表决电路

用及非门实现

用译码器74138实现

用双4选1数据选择器74153

解：1.逻辑定义

设A、B、C为三个输入变量，Y为输出变量。逻辑1表示同意，逻辑0表示不同意，输出变量1表示事件成立，逻辑0表示事件不成立。

2.根据题意列出真值表如表3.1所示

表3.1

3.经化简函数Y的最简及或式为：

4.用门电路及非门实现

函数Y的及非—及非表达式为：

逻辑图如下：

5.用3—8译码器74138实现

由于74138为低电平译码，故有

由真值表得出Y的最小项表示法为：

用74138实现的逻辑图如下：

6.用双4选1的数据选择器74153实现

74153内含二片双4选1数据选择器，由于该函数Y是三变量函数，故只需用一个4选1即可，如果是4变量函数，则需将二个4选1级连后才能实现

74153输出的逻辑函数表达式为：

三变量多数表决电路Y输出函数为：

令则

逻辑图如下：

第4章集成触发器

触发器：能储存一位二进制信号的单元

各类触发器特性方程★

D：

T：

T：

各类触发器动作特点及波形图画法★

基本触发器：、每一变化对输出均产生影响

同步触发器：在高电平期间R、S变化对输出有影响

主从触发器：在1期间，主触发器状态随R、S变化

下降沿，从触发器按主触发器状态翻转

主从触发器：动作特点及主从型类似。在1期间，状态应保持不变，否则会产生一次变化。

T触发器：Q是的二分频

边沿触发器：触发器的次态仅取决于（上升沿/下降沿）到达时输入信号状态。

触发器转换

D触发器及触发器转换成T及T’触发器

第5章时序逻辑电路

一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还及电路原状态有关。时序逻辑电路由组合逻辑电路及存储电路组成。

二、同步时序逻辑电路的分析方法★

逻辑图→写出驱动方法→写出特性方程→写出输出方程→画出状态转换图（详见例5-1）。

典型时序逻辑电路

移位寄存器及移位寄存器型计数器。

集成计数器

4位同步二进制计数器74161：异步清0（低电平），同步置数，上升沿计数，功能表见表5-10；

4位同步二进制计数器74163：同步清0（低电平），同步置数，上升沿计数，功能表见表5-11；

4位同步十进制计数器74160：同74161，功能见表5-14；

同步十六进制加/减计数器7419